IEDM 2024大會(huì )上，臺積電首次披露了N2 2nm工藝的關(guān)鍵技術(shù)細節和性能指標：對比3nm，晶體管密度增加15％，同等功耗下性能提升15％，同等性能下功耗降低24-35％。
臺積電2nm首次引入全環(huán)繞柵極(GAA)納米片晶體管，有助于調整通道寬度，平衡性能與能效。
新工藝還增加了NanoFlex DTCO(設計技術(shù)聯(lián)合優(yōu)化)，可以開(kāi)發(fā)面積最小化、能效增強的更矮單元，或者性能最大化的更高單元。
此外還有第三代偶極子集成，包括N型、P型，從而支持六個(gè)電壓閾值檔(6-Vt)，范圍200mV。
通過(guò)種種改進(jìn)，N型、P型納米片晶體管的I/CV速度分別提升了70％、110％。
對比傳統的FinFET晶體管，新工藝的納米片晶體管可以在0.5-0.6V的低電壓下，獲得顯著(zhù)的能效提升，可以將頻率提升大約20％，待機功耗降低大約75％。
SRAM密度也達到了創(chuàng )紀錄的新高，每平方毫米約38Mb。
此外，臺積電2nm還應用了全新的MOL中段工藝、BEOL后段工藝，電阻降低20％，能效更高。
值得一提的是，第一層金屬層(M1)現在只需一步蝕刻(1P1E)、一次EVU曝光即可完成，大大降低了復雜度、光罩數量。
針對高性能計算應用，臺積電2nm還引入了超高性能的SHP-MiM電容，容量大約每平方毫米200fF，可以獲得更高的運行頻率。
按照臺積電的說(shuō)法，28nm工藝以來(lái)，歷經(jīng)六代工藝改進(jìn)，單位面積的能效比已經(jīng)提升了超過(guò)140倍！
