英特爾近日舉辦了一場(chǎng)代工業(yè)務(wù)網(wǎng)絡(luò )研討會(huì )。除了展示代工部門(mén)獨立計算在財務(wù)上帶來(lái)的變化外，該研討會(huì )還分享了英特爾代工未來(lái)的技術(shù)發(fā)展路線(xiàn)圖。
根據制程工藝路線(xiàn)圖，英特爾目標到 18A 節點(diǎn)重新成為一流代工廠(chǎng)，并在 14A 節點(diǎn)確立領(lǐng)先地位。
在功耗方面，目前已有的 Intel 7 節點(diǎn)落后于競爭對手，英特爾計劃于近期的 Intel 3 節點(diǎn)與行業(yè)領(lǐng)先企業(yè)（臺積電）相當，同時(shí)在未來(lái)的 18A 節點(diǎn)實(shí)現略好于競爭對手的水平，并于 14A 節點(diǎn)確認優(yōu)勢。
而在密度方面，目前的 Intel 7 節點(diǎn)存在明顯劣勢，英特爾希望通過(guò) Intel 3 節點(diǎn)縮小差距，并在 18A 節點(diǎn)追上競爭者，而在 14A 節點(diǎn)上可獲得較小的密度優(yōu)勢。
Intel 7 節點(diǎn)的晶圓成本明顯高于業(yè)界水平，英特爾希望通過(guò)從 Intel 3 到 14A 的演進(jìn)，逐漸實(shí)現較低的晶圓成本。
同時(shí)，未來(lái)數年將見(jiàn)證英特爾制程目標市場(chǎng)的擴展，到 14A 節點(diǎn)英特爾將可對外代工移動(dòng)端產(chǎn)品。
英特爾將逐步彌補在傳統 IDM 模式下對外部 EDA 支持的欠缺，將設計便捷度提升到業(yè)界平均水平。
此外英特爾還將進(jìn)一步擴大在 2.5D / 3D 等先進(jìn)封裝技術(shù)上的優(yōu)勢。
作為面向 AI 時(shí)代的系統代工廠(chǎng)，英特爾表示將通過(guò)多個(gè)層面的創(chuàng )新讓摩爾定律繼續前進(jìn)。
互連方面，除了適用于 AI 的網(wǎng)卡和芯粒 UCIe 互連，英特爾還將發(fā)力硅光子學(xué)，并豐富在 PCIe、SerDes 領(lǐng)域的技術(shù)儲備。
英特爾目前可通過(guò)浸沒(méi)式液冷冷卻 1000W TDP 的芯片，目標到 2030 年實(shí)現對 2000W 芯片的冷卻；
在先進(jìn)內存方向上，英特爾目前可通過(guò) EMIB 連接 8 個(gè) HBM 堆棧，未來(lái)該能力將提升至 12 個(gè)堆棧乃至更多，同時(shí)英特爾也在探索更新的內存解決方案。
對于 Foveros 3D Direct 高級封裝，英特爾目標到 2027 年左右實(shí)現 4 微米的連接間隙。
英特爾此次還給出了更詳細的玻璃基板應用時(shí)間，這項技術(shù)的運用有望于 2027 年展開(kāi)，稍晚于IT之家此前報道中三星電機設立的 2026 年目標。
